基于FPGA的行间转移面阵CCD驱动电路设计

　　
　　1、引言

　　电荷耦合器件（CCD）是一种光电转换式图像传感器，它将图像信号直接转换成电信号。由于CCD具有集成度高、低功耗、低噪声、测量精度高、寿命长等诸多优点，因此在精密测量、非接触无损检测、文件扫描与航空遥感等领域中得到了广泛的应用。面阵列CCD成像器件分为全帧转移（FullFrame）CCD、帧转移（Frame.Transfer）CCD、行间转移（InterlineTransfer）CCD三种类型。行间转移CCD中的成像区与存储区呈列交错，因此不需要机械快门，速度最快且能连续成像；同时在真正的成品中，会在每个像素上加微透镜从而弥补了填充因子小的缺点。典型的消费级的相机，一般用的都是行间转移CCD。

　　CCD器件需要驱动脉冲信号才能正常工作，而驱动电路就为CCD提供所需的时序逻辑和相关的电压信号，所以驱动电路的研制就显得十分的重要。CCD的驱动电路主要由供电模块、驱动器电路和驱动时序产生电路三部分组成。常用的几种CCD驱动时序产生方法包括：中小规模数字逻辑电路驱动方法、使用只读存储器方法、微处理器或数字信号处理器（DSP）、使用可编程逻辑器件，CPLD或FPGA等。本文中驱动时序采用第三种方法可编程逻辑器件FPGA来实现。

　　KAI-0340是Kodak公司生产的一款行间转移型面阵CCD，单（双）通道输出可选择（本文中选用单通道输出模式）。主要的性能参数如下：

　　具有以下特征：

　　·水平、垂直均为两相驱动，其中一相垂直转移时钟为三电平

　　·电子快门

　　·低暗电流、高灵敏度

　　 ·每行左右两端各有24个暗像元，可以作为暗电平参考

　　3、CCD供电模块

　　为了保证CCDKAI-0340S正常工作，需要的驱动电压和直流偏置电压具体要求如表1所示。

　　对表1进行分析可知：只需+15V和-9V两组电压就可实现对CCD的基本偏置；H1、H2水平移位驱动工作电压峰峰值为5V（-5V~0V），R复位驱动的工作电压峰峰值也为5V（-3V~+2V），因此取+5V作为水平和复位驱动时钟的工作电压；V1垂直转移的工作电压9V（-9V~0V），V2为三电平（-9V、0V、+9V），从而取±9V作为垂直驱动时钟的工作电压；电子快门脉冲电压为VAB~VAB+40V（峰峰值为40V），需要±20V电路来实现。同时结合整个CCD成像系统供电需求，得出所需电压电平种类为：+3.3V，+5V，±9V，+10V，+15V，±20V。为了提高系统的电源效率，设定整个供电系统的外部输入电压为三种：+5V，-10V，+15V。+9V、+10V和+3.3V电压通过集成稳压器LT1764EQ和LT1764EQ-3.3来实现；-9V通过-10V电压分压得到；产生电子快门高压脉冲所需±20V电源采用±10V脉冲倍压电路实现，具体电路的原理图如图1所示［2］。经实际应用表明，电源模块满足各功能电路所需电压及功耗。

　　4、驱动器电路

　　面阵CCDKAI-0340S的驱动时钟分为水平移位时钟、复位时钟、垂直转移时钟、电子快门时钟四种，需要的驱动电压具体要求见表1。

　　 CCD在单端输出模式下，水平移位时钟对应图像传感器的管脚连接如下：H1=H1S（5）+H1BL（4）+H2BR（9）;H2=H2S（7）+H2BL（3）+H1BL（8）。H1，H2，R共用一片74AC04驱动器，每个时钟使用两个门驱动，再配合滤波电容和钳位电路便可以实现对面阵CCD的水平和复位驱动。

　　垂直转移需要V1、V2两相驱动时钟，其中V2为三电平，因为FPGA产生的信号只有‘0’和‘1’两种状态，所以需要将信号V2分解成V2HM和V2ML两个信号。V1通过一片EL7212进行驱动，配合滤波电容和钳位电路实现。

　　V2驱动器选用一片MAX4426，通过V2HM控制其电源端（将V2HM反向）。当V2HM为高的时候，MAX4426产生峰峰值9V的输出信号，当V2HM由高变低时，MAX4426的电源端被升到18V，从而产生出满足要求的三电平信号V2。电子快门脉冲电压为VAB~VAB+40V（峰峰值为40V），使用分立元件产生，具体电路的原理图如图2所示。

　　5、CCD驱动时序设计

　　KAI-0340S工作需要6路驱动信号：分别是两相水平移位寄存器时钟H1、H2；复位脉冲时钟RL；两相垂直转移时钟V1、V2（分解成V2HM和V2ML）；电子快门时钟SUB。CCD成像的一个工作周期分三个阶段：曝光阶段，行间转移阶段和水平移位阶段。CCD工作时，首先底层出现电子快门脉冲将光敏区的电荷清除，电子快门脉冲之后开始图像信号积分阶段，积分完成后V2上的高电平把光敏区的包含图像信息的电荷包转移到挡光的垂直CCD上，接下来通过V1和V2的互补时钟逐行把垂直CCD中的电荷包转移到水平CCD上，再通过H1和H2的互补时钟逐个把水平CCD上的电荷包转移到浮置扩散输出节点，进行电荷测量供后续电路处理，同时CCD又可进行下一帧图像的曝光。KAI-0340S的详细驱动时序关系参见其使用说明书。其中实现H1和H2部分程序如下：

　　本文选用的FPGA是Xilinx公司的XC2S150，一共有150，000个逻辑门，满足整个系统的所有需求；采用硬件描述语言VHDL进行逻辑设计，用ModelSim仿真，关键部分的波形见图3。

　　6、结论

　　本文的创新是：先将V2三电平进行分解，之后巧妙地利用两个驱动器和钳位电路来实现三电平阶梯波形的时序驱动；采用FPGA器件来设计行间转移面阵CCD驱动时序。系统设计完成后，由示波器测试各路输出的驱动信号，所显示的波形与仿真波形一致，得到令人满意的结果。因此本文的驱动电路设计方案能够满足的KAI-0340的性能要求，可以用来驱动行间转移型面阵CCDKAI-0340S。